⑩ 日本国特許庁(JP)

⑪特許出願公開

# ◎ 公開特許公報(A) 平3−62551

®Int.Cl.⁵

識別配号

庁内整理番号

❸公開 平成3年(1991)3月18日

H 01 L 21/82

8225-5F 8225-5F H 01 L 21/82

L B

審査請求 未請求 請求項の数 2 (全9頁)

会発明の名称

スタンダードセル及びスタンダードセル列

②特 顧 平1-197606

②出 願 平1(1989)7月28日

⑩発明 者

奥村 孝一郎

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原 晋

#### 明細音

#### 発明の名称

スタンダードセル及びスタンダードセル列

### 特許請求の範囲

1. 半海体基板上に形成される能動素子領域と、 この能動素子領域はの両側を挟んだ形成される能動素子領域と第1 を配線を関係が接地線と、前記線との動業子間を配線を対している。 動業子間を配線するが記算1及び第2層配線と配 動業子間域が前記第1及び第2階配線との 動域に延在し、この外側領域には前記第1及び 記第2層配線メタルが存在しないことを特徴とするスタングードセル。

2. 半導体基板上に複数の請求項1のスタンダードセルを並べ一方向に伸びるセル列に形成し、このセル列中に所定の間隔で少なくとも一個の割合で配置されるとともに前記電源線と前記接地線及

び前記半導体基板層並びにウェル層とを接続する ための基板コンタクトセルとを有することを特徴 とするスタンダードセル列。

### 発明の詳細な説明

### 〔産業上の利用分野〕

本発明は半導体基板上に形成されるスタンダードセル及びスタンダードセル列に関し、特に面積の利用率を改啓し、高集積度が得らるように、MOSFETなどの半導体能動素子の素子形成領域の上層を配線チャネル領域として利用した集積回路用のスタンダードセル及びスタンダードセル列に関する。

## (従来の技術)

集積回路を半導体基板上に高集積度に形成するレイアウト技術において、例えば、インパータ・NAND、NOR等の一つの回路機能ブロックが同じたると、そして、これら回路機能ブロックが同じたるで同一の矩形領域内に収まるようにレイアウト 設計されたセル(以下スタンダードセル)を準備

### 特閒平3-62551(2)

しておき、これらのスタンダードセルを列状に並べて配置し、これらのスタンダードセル間に配線を行なうことによりチップ全体のレイアウトを完成するスタンダードセル方式と呼ばれる技術が知られている。

また、この技術は、コンピュータ制御により自動的にレイアウト設計するのに適していることから、最近広く使用される方法である。

第3図(a)、(b)及び(c)は従来のスタンダードセルの例を示すマスクパターン図である。第3図(a)は2入力NAND回路のスタンダードセルで、第3図(b)はインパータ回路のスタンダードセルで、第3図(c)はセル列中の質面の中で、これらの図面の中で、ま通に、300はセルの外枠、311はN型拡散層31以上の外枠、315はP型拡散層31以上の場合に、315はP型拡散層31以上のよりで、315はア型拡散層31以上のよりでは、315はボリシリコン、315はボリシリコン、316はボリシリコン、316はボリシリコンシクトホール、第1層配線メタル間のコンタクトホール、

317a、317b及び317cは第1層配線メタル、318は第1層配線メタルと第2層配線メタルに第2層配線メタル間のスルーホール、319bは出力端子用の第2層配線メタル、319bは出力端子用の第2層配線メタル、320はな源線である第1層配線メタル317bとP型半導体基板とのコンタクトホールをそれぞれ示している。

このように従来のスタンダードセルは、電源 及び接地線は、第3図(a)及び(b)に示すように、セルの両側に第1層配線メタル317a及び317bとして配置されていた。すなわち、回路機能を構成するMOSFET (Metal Oxide Seniconductor Pield Effect Transistor) などの能動衆子は、電源線と接地線の間に挟まれて配置されている。また、この電源線、接地線及びセル内の配線は、第1層配線メタル317a、317b及び317cが用いられ、セルへの信号入力及びセルからの信号出力する端子及び配線は第2

層配線メタル319a及び319bとして配置されている。

第4図はセル列で構成される加算回路の一例を示す回路図、第5図は第4図の加質回路を2回路使用した2ビット加算回路である従来のスタンダードセルのレイアウト図である。この第5図に示したスタンダードセルは、第4図に示した加算回路を2回路を組み合せて、従来のレイアウト技術によりレイアウト設計したものである。

第4図に示す加算回路は、加算数 Ai、被加算数 Bi及び下位桁(この場合では第1-1桁)から送られる Ciのそれぞれの信号を入力するインバータ回路 402と、加算結果を出力する 2入力 NAND回路 401と、上位桁(この場合では第1+1桁)への桁上げ信号 Ciを出力する 3入力 NAND回路 403とで構成されている。

第5図は加算回路スタンダードセルのレイアウト図で、A1、B1、C1及びS1は、それぞれ第1桁目の加算数、被加算数、桁上げ及び加算結果の各信号電圧を示し、A2、B2、C2及びS

2は、それぞれ第2桁目の加算数、被加算数、桁上げ及び加算結果の各信号電圧を示す。また、第1桁目が最下位ピットであるため、桁上げ信号電圧C0は常に0である(ロウレベルである)。

このセル列中に配置されている黄通配線用セル504は、破線で示すように、セル列中を垂直方向に配線が貫通する場合に配置されるものである。この貫通配線用セルは、第3図(c)に示すよう

に、他のセルと合せて両端に電源線である第1層 配線メタル317aと接地線である第1層配線メ タル317bとが配置され、セル内部には能動素 子が存在せず、セル列に対して垂直方向に第2層 配線メタルが1セルにつき一本のみ貫通できる構 成になっている。

また、黄通配線用セルは、第5図に示すような 比較的な簡単な構成であるスタンダードセルアレ イでは、使用頻度が少ないが、セル列が多数並べ て配置されるような大規模なスタンダードセルア レイでは、セル列を飛び越えて結線する必要が頻 繁に生じるため、この貫通配線用セルが多数用い 6カる

このように、スタンダードセル方式によるレイアウト設計は、あらかじめ設計されたスタン列を作成し、このセル列間の配線チャンネルにおいて、結構する配級の方向により導体の種類が定まっているため、レイアウトが単純であり、コンピュータプログラム制御し易いといった利点がある。

ンパータセルのNチャンネルMOSFET部に見られるように、セル内部に無駄な領域が生じたり、あるいは、スタンダードセルの要求される遅延特性に対応するために、セルの縦方向の異なるセルシリーズを機種類も作成しなければならず、設計時間に多大な工数を費やしたり、セル設計の柔軟性に欠けるという欠点がある。

本発明の目的は、かかる欠点を解消するスタン ダードセル及びスタンダードセル列を提供するこ とにある。

## 〔課題を解決するための手段〕

〔 発明が解決しようとする課題〕

また、従来のスタンダードセルにおいては、能動素子が電源線と接地線と挟まれた領域に配置されていたので、セルに対する遅延特性に従って、内部の能動素子の駆動力を調整し、最適の素子寸法とそれに適合したセル外形にすることが困難であった。例えば、第3図(b)に示すように、イ

2. 本発明のスタンダードセル列は、半導体基板上に複数の請求項1のスタンダードセルを並べ一方向に伸びるセル列に形成し、このセル列中に所定の同隔で少なくとも一個の割合で配置されるとともに前記電源線と前記接地線及び前記半導体基板層並びにウェル度とを接続するための基板コンタクトセルとを有している。

### ( 実施例 )

次に、本発明について図面を参照して説明する。

第1図(a)、(b)及び(c)は本発明のスタンダードセルの実施例を示すマスクパターン図である。第1図(a)は2入力NAND回路のスタンダードセルで、第1図(b)はインパータ回路のスタンダードセルで、第1図(c)は貫通配線用セルを兼用する基板コンタクト用セルのスタンダードセルである。

また、これら図中で、共通して、1111はNウェル、112はP型拡散層、113はN型拡散層、 114はポリシリコン、115はP型拡散層 11

### 特開平3-62551 (4)

2 あるいは N型 拡散層 1 1 3 と 第 1 層配 線メタルト 1 1 7 a 、 1 1 7 b 及び 1 1 7 c と のコンタクト ホール、 1 1 6 はボリシリコン 1 1 4 と 第 1 層間 線メタル 1 1 7 c と のスルーホール、 1 1 8 8 は 1 1 7 c と のスルーホール 、 1 1 8 8 は 1 1 7 c と のスルーホール 、 1 1 8 8 は 1 1 7 c と 第 2 層配 線メタル 1 1 7 c と 第 2 層配 線メタル 1 1 7 9 b は 出力 端子である 第 2 層配 線メタル、 1 2 0 は 世級 のコンタクトル 1 7 b と P型 半導体 基板 とのコンタクトル 1 7 b と P型 半導体 基板 とのコンタクトル 1 7 b と P型 半導体 基板 との 1 で ある セルの 外枠 で ある セルの 外枠 で ある。

本発明のスタンダードセルの実施例は、、第1図(a)及び(b)に示すように、電源線及び接地線である第1層配線メタル117a及び117 bとの間で、セルの第1外枠100内に、セルに含まれる機能素子であるMOSFET相互間の配 線を配置したことである。従って、この電源線と接地線との問隔およびセルの第1外枠100の縦方向の寸法は、対象とするセル群を構成するために必要なMOSFETの相互間の配線本数により決定される。

例えば、本実施例のようなインバータあるいは 2入力NAND回路セルの場合では、NチャとT側 に、それぞれ1本ずつの第1層配線メタル用や に、それぞれ1本ずつの第1層配線メタル用や ンネルを電源線及び接地線である第1層配線 ンネルを電源線及び接地線である第1層配線 に、これを満足するために、電源線と接地線との に、これを満足するために、電源線と接地線との 間隔、セルの第1外枠100の寸法を決めること である。

一方、上述した回路より複雑な回路機能をもつスタンダードセルの場合でも、この回路を構成に必要なセル内のMOSFETの相互結線に必要な配線チャンネル数により、電源線と接地線の間隔及びセルの第1外枠100の寸法を決定し、それを一連のセル群に適用すればよい。

また、本発明のスタンダードセルは、上述した 機能素子間の相互配線を電源線及び接地線及び接地線 ませて配置することによって、電源線及び接地線 より外側の領域まで、NチャンネルMOSFET 及びPチャンネルMOSFETが延在することが 出来るようになる。このことが、セルの第2の外 枠がこれら延在するMOSFETを含んで定義されることが従来のスタンダードセルと大きく違う 点である。

さらに、集積回路を構成するために用いるよう。 はのスタグードはいるととはいるととはいるとはなった。 を使うながである。 を対するのではなりではいるではいるでは、 なののではないではないではないで、 ないのではないではないで、 ないのではないではないがで、 ないのではないではないがで、 ないのではないがで、 ないのではないがで、 ないではないがで、 ないではないが、 ないが、 ないがが、 ないがが、 ないががが

また、そればかりでなく、セルの第2の外枠1

01内部においても、セルの第1の外枠100の 外部領域であれば、セル間の結線のための配線チャンネルとして使用出来るので、集積回路が形成 される半導体チップのサイズの縮小を図ることが 出来る第2の利点がある。

一方、このスタンダードセルを実現するためには、拡散層の抵抗を低減する集積回路製造技術が前提となる。従来のスタンダードセルにおいてE 例えば、第3図(a)に示すように、MOSFE Tに対して直列抵抗となる拡散層上に、コンタストホールを密に設けることにより拡散抵抗を減らしている。しかし、遅延特性の劣化を防止している。しかし、本

このスタンダードセル列は、同図に示すように、

第5図に示した従来例の第1桁目及び第2桁目を

構成するスタンダードセルである 2 入力NAND

発明のスタンダードセルにおいては、特に電源線、接地線の外側領域に設けられたMOSFETの拡散層の部分には、配線チャンネルとして使用するため、コタクトホールを設けることが出来ない。このために、本発明のスタンダードセルは、この拡散抗を公知技術により低抵抗化を図ることによって実現し得る。

この公知技術として、例えば、第31回応用物理学関係連合請演会予稿集(1984)の頁442の30aーuー6及び30aーuー7にはこかがまたがでは、第33回応用物理学関係連合講像会予稿集(1986)の頁502の2aーpー4には半導体の不純物拡散層上にタングステンリサイドを形成して低抵抗を図る方法が記載されている

第2図は本発明のスタンダードセルを用いて構成された複数のセル列の一実施例を示すレイアウト図である。次に、前述したスタンダードセルで第5図に示した加算回路を構成する複数のスタン

セル 2 0 1 、インバータセル 2 0 2 、 3 入力 N A N D セル 2 0 3 が 横方向に一列に配列されセル列を構成し、このセル列中に、ほぼ一定間隔で、第 1 図 ( c ) に示す基板コンタクトセルを挿入したことである。

ダードセル列について述べる。

を設けて結線されている。ここで、218は第1 履配線メタル217と第2層配線メタル219間 のスルーホールである。

このことは、すでに前述したように、本発明のスタンダードセルを用いて、複数のセル列を構成し、これらを平行に配置してセル間を結線してなるスタンダードセルアレイの占有面積が小さいこと、およびこれもすでに述べたが、セルの第2の外枠101の縦方向の寸法が自由であるため、セ

ル内のMOSFETの寸法設計に柔軟性があるという二つの利点がある。

さらに、本発明のスタンダードセル列では、セル列中に基板コンタクトセルが挿入されることを述べたが、これによる横方向の寸法の増大も実質上無視出来る。何故ならば、前述したように、大規模なスタンダードセルアレイにおいては、従来のスタンダードセル列で構成しても、セル列中に

### 特開平3-G2551(6)

貫通配線用セルを多数設けており、例えば、200グートをもつスタングードセルアの 貫通部、平均的に2~3セルに1個程度の直通通用セルが挿入されている。この挿入されを配置通過中に挿入される基板コンタクトセルの 要切って 必要に相当する。このことは、 基板コンクトセルと 貫通配線 用セルとを 兼用することによって吸収されてしまうからである。

法を増大することなく、セル列間の配線専用の配線チャンネルを低減した高密度の 2 次元スタンダードセルアレイが実現し得る。

#### 〔発明の効果〕

以上説明したように本発明は、電源線及び接地線に挟まれた領域の外側領域にも能動案子を延在させることによって、セル高さ一定という拘束を受けることなく、従来のコンピュータ制御によを配置配線プログラムが流用してセル設計が出来るとともにより占有面積の小さいスタンダードセルが得られるという効果がある。

のスタンダードセル列が得られるという効果がある。


#### 図面の簡単な説明


第1図(a)、(b)及び(c)は本発明のスタンダードセルの実施例を示すマスクパターン図、第2図は本発明のスタンダードセルを用いて構成された複数のセル列の一実施例を示すレイアウト図、第3図(a)、(b)及び(c)は従来のスタンダードセルの開発の一例を示す回路図、第5図は第4図の加算回路を2回路使用した2ピット加算回路である。

100…セルの第1外枠、101…セルの第2 外枠、111、311… Nウェル、112、31 2… P型拡散層、113、313… N型拡散層、 114、314…ポリシリコン、115、116、 120、121、315、316…コンタクトホール、117a、217a、317a…第1層配


代理人 弁理士 内 原 智

# 特開平3-62551(フ)







第 1 図




第2図

### 特開平3-62551(8)







# 特開平3-62551 (9)

